Compare commits

..

No commits in common. "b02-c48-ptobaccosorting-vxwf16" and "b02-h1.3-p1.1-f1.3" have entirely different histories.

10 changed files with 26 additions and 52 deletions

View File

@ -13,7 +13,7 @@
## 版本
由于阀板经常有不同类型的新要求出现比如24路阀板、32路阀板、控制不同参数的新阀因此不同的阀板型号注意不是更新比如阀板上添加级联接口属于更新应建立不同的分支**[b01-c48-ponlytest-vgeneral](https://github.com/NanjingForestryUniversity/valveboard/tree/b01-c48-ponlytest-vgeneral)分支无实际意义**
由于阀板经常有不同类型的新要求出现比如24路阀板、32路阀板、控制不同参数的新阀因此不同的阀板型号注意不是更新比如阀板上添加级联接口属于更新应建立不同的分支**分支无实际意义**
分支命名规则(不使用中文,小写无空格)
@ -35,9 +35,5 @@ b分支编号-h硬件版本-p协议版本-f固件版本
## 作者
[过奕任](https://github.com/3703781)、丁坤。老阀板工程很乱,重新开发了关于阀板的一切,并放到这个仓库里,以后就在这个仓库里迭代更新。欢迎提[issue](https://github.com/NanjingForestryUniversity/valveboard/issues)bug随缘解决。
丁坤2019年入学虽然已经毕业但也很乐意解答关于阀板的所有问题。丁坤QQ1091546069、丁坤电话17761700156。
过奕任2020年入学目前正打算找其他人接管这个库毕业了就不要找他但永远可以找丁坤。
**丁坤2019年9月入学、丁坤QQ1091546069、丁坤电话17761700156**,他觉得老阀板工程很乱,重新开发了关于阀板的一切,并放到这个仓库里,计划以后就在这个仓库里迭代更新,无论有没有毕业,都很乐意解答关于阀板的所有问题

View File

@ -17,9 +17,6 @@
基于嵌入式linux的程序线程安全具体板子为EPC-9600I-L是广州致远电子有限公司开发的基于AM335x系列处理器的工控主板处理器内核为800MHz的Arm Cortex-A8。
## 作者
[过奕任](https://github.com/3703781)、丁坤。欢迎提[issue](https://github.com/NanjingForestryUniversity/valveboard/issues)bug随缘解决。
**丁坤2019年9月入学、丁坤QQ1091546069、丁坤电话17761700156**,无论有没有毕业,都很乐意解答关于这份协议的所有问题
过奕任2020年入学目前正打算找其他人接管这个库毕业了就不要找他但永远可以找丁坤。
丁坤2019年入学、丁坤QQ1091546069、丁坤电话17761700156已经毕业但很乐意解答所有问题。

View File

@ -11,6 +11,9 @@ Quartus软件
看程序注释
## Changelog
**作者是丁坤2019年9月入学、丁坤QQ1091546069、丁坤电话17761700156**他是搞嵌入式的自师兄王聪2018年9月入学毕业后硬件领域师门出现空档期被老倪催的没办法了就学了硬件并顺手写了这份FPGA代码无论有没有毕业作者都很乐意解答关于固件的所有问题
### v1.0
继承自老程序
@ -28,17 +31,3 @@ Quartus软件
- 添加了高电压抑制,见[issue#4](https://github.com/NanjingForestryUniversity/valveboard/issues/4)
- 修正了高电压时间为0.2ms
### v1.4
确认了阀不需要长时间开启保护删除了阀板固件v1.4-beta1([commit 6af8df](https://github.com/NanjingForestryUniversity/valveboard/commit/6af8dfd09c268d677a46063cc9637f573e69919e))中的长时间开启保护,见[issue#6](https://github.com/NanjingForestryUniversity/valveboard/issues/6)
## 作者
[过奕任](https://github.com/3703781)、丁坤
过奕任自师兄王聪2018年入学毕业后硬件方面师门出现空档期被老倪催的没办法了就学了硬件并顺手写了这份FPGA代码。丁坤是专门搞嵌入式的但也看过这份代码。欢迎提[issue](https://github.com/NanjingForestryUniversity/valveboard/issues)bug随缘解决。
过奕任2020年入学目前正打算找其他人接管这个库毕业了就不要找他但永远可以找丁坤。
丁坤2019年入学、丁坤QQ1091546069、丁坤电话17761700156已经毕业但很乐意解答所有问题。

View File

@ -1,3 +1,3 @@
Quartus_Version = Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
Version_Index = 520278016
Creation_Time = Wed Aug 31 14:18:53 2022
Creation_Time = Wed Aug 24 13:05:50 2022

View File

@ -6,8 +6,8 @@ module tb_valveboard_firmware();
reg line_sen;
reg line_sdata;
wire [47:0] signal_high_voltage;
wire [47:0] signal_low_voltage;
wire [48:0] signal_high_voltage;
wire [48:0] signal_low_voltage;
valveboard_firmware inst_valveboard_firmware(
.sys_clk (sys_clk),
@ -38,7 +38,7 @@ module tb_valveboard_firmware();
valve_data = valve_data + 1;
line_sen = 1;#50;
for (idx = 0; idx < 48; idx = idx + 1) begin
if (valve_data[idx] == 1) begin
if (valve_data[idx] == 0) begin
line_sdata = 0;#125;
line_sclk = 1;#125;
line_sdata = 1;#125;

View File

@ -262,8 +262,8 @@ set_global_assignment -name EDA_GENERATE_FUNCTIONAL_NETLIST OFF -section_id eda_
set_global_assignment -name EDA_GENERATE_FUNCTIONAL_NETLIST OFF -section_id eda_board_design_signal_integrity
set_global_assignment -name EDA_GENERATE_FUNCTIONAL_NETLIST OFF -section_id eda_board_design_boundary_scan
set_global_assignment -name EDA_TEST_BENCH_ENABLE_STATUS TEST_BENCH_MODE -section_id eda_simulation
set_global_assignment -name EDA_NATIVELINK_SIMULATION_TEST_BENCH nnormal_test -section_id eda_simulation
set_global_assignment -name EDA_TEST_BENCH_NAME nnormal_test -section_id eda_simulation
set_global_assignment -name EDA_DESIGN_INSTANCE_NAME NA -section_id nnormal_test
set_global_assignment -name EDA_TEST_BENCH_MODULE_NAME nnormal_test -section_id nnormal_test
set_global_assignment -name EDA_TEST_BENCH_FILE tb_valveboard_firmware.v -section_id nnormal_test
set_global_assignment -name EDA_NATIVELINK_SIMULATION_TEST_BENCH normal_test -section_id eda_simulation
set_global_assignment -name EDA_TEST_BENCH_NAME normal_test -section_id eda_simulation
set_global_assignment -name EDA_DESIGN_INSTANCE_NAME NA -section_id normal_test
set_global_assignment -name EDA_TEST_BENCH_MODULE_NAME normal_test -section_id normal_test
set_global_assignment -name EDA_TEST_BENCH_FILE tb_valveboard_firmware.v -section_id normal_test

View File

@ -1,5 +1,6 @@
/*
阀板程序v1.4 2022/8/31
丁坤的阀板程序v1.3 2022/8/24
对应b02-h1.3-p1.1-f1.3
经测试高压时间改为0.2ms
使用的是合肥的阀1.5A电流需0.2ms的100V(阀标称100V现场供电为96V)高电压
*/
@ -20,7 +21,7 @@ module valveboard_firmware(
parameter CHANNEL_NUM_MINUS_1 = CHANNEL_NUM - 1;
parameter HIGH_VOLTAGE_TIME = 32'd4000; // 高压时间HIGH_VOLTAGE_TIME / 20MHz = 0.2ms
parameter HIGH_VOLTAGE_TIME_MINUS_1 = HIGH_VOLTAGE_TIME - 1;
parameter FAULT_COUNTER_THRESHOLD = 32'd20_000_000; // 通讯中断超过FAULT_COUNTER_THRESHOLD / 20MHz = 200ms就关所有阀
parameter FAULT_COUNTER_THRESHOLD = 32'd20_000_000; // 通讯中断超过FAULT_COUNTER_THRESHOLD / 20MHz = 1s就关所有阀
parameter FAULT_COUNTER_THRESHOLD_MINUS_1 = FAULT_COUNTER_THRESHOLD - 1;
parameter FAULT_COUNTER_THRESHOLD_PLUS_1 = FAULT_COUNTER_THRESHOLD + 1;

View File

@ -1,6 +1,6 @@
# 阀板硬件
这个文件夹下是48路阀板的原理图和PCB用于烟梗分选机。整个机器用了六块48路阀板驱动256路喷嘴阀的型号是合肥旭伟电子气动有限公司的XW-F16这个阀一个可以连接并控制16个喷嘴。每个阀的电阻是14欧姆高压启动时峰值电流约1.5A低压保持电流约0.8A。
这个文件夹下是丁坤画的48路阀板的原理图和PCB用于烟梗分选机。整个机器用了六块48路阀板驱动256路喷嘴阀的型号是合肥旭伟电子气动有限公司的XW-F16这个阀一个可以连接并控制16个喷嘴。每个阀的电阻是14欧姆高压启动时峰值电流约1.5A低压保持电流约0.8A。
![image-20211226143651047](README.assets/image-20211226143651047.png)
@ -50,17 +50,20 @@ CPLD烧录口为简牛口用USB Blaster烧录的开发软件为Quartus。
所需器件BOM里都有板子开窗部分要加锡钢网上已经体现了。测试板子是嘉立创做的SMT也是嘉立创直插元件和芯片需手焊
## Changelog
丁坤2019年9月入学、丁坤QQ1091546069、丁坤电话17761700156他刚入学时就被师兄叫去焊接汪学良的阀板后来接替师兄做了这个仓库里的阀板无论有没有毕业都很乐意解答关于板子的所有问题
### v1.0
绿色的阀板,测试版本,继承于远古的原理图和布局
### v1.1
蓝色的阀板,过奕任选型和画原理图丁坤layout具有ISO、LVDS、TTL接口见[b01-h1.1-p1.1-f1.1](https://github.com/NanjingForestryUniversity/valveboard/releases/tag/b01-h1.1-p1.1-f1.1)
蓝色的阀板,丁坤画具有ISO、LVDS、TTL接口见[b01-h1.1-p1.1-f1.1](https://github.com/NanjingForestryUniversity/valveboard/releases/tag/b01-h1.1-p1.1-f1.1)
### v1.2
黄色的阀板,过奕任画原理图和layout见 [b02-h1.2-p1.1-f1.2](https://github.com/NanjingForestryUniversity/valveboard/releases/tag/b02-h1.2-p1.1-f1.2)
黄色的阀板,见 [b02-h1.2-p1.1-f1.2](https://github.com/NanjingForestryUniversity/valveboard/releases/tag/b02-h1.2-p1.1-f1.2)
- 采用带屏蔽的超六类RJ45端口代替原来的牛角座增强了通信的稳定性
- 删除了ISO隔离端口
@ -73,7 +76,7 @@ CPLD烧录口为简牛口用USB Blaster烧录的开发软件为Quartus。
### v1.3
绿色的阀板,过奕任画原理图和layout见[b02-h1.3-p1.1-f1.3](https://github.com/NanjingForestryUniversity/valveboard/releases/tag/b02-h1.3-p1.1-f1.3)
绿色的阀板,见[b02-h1.3-p1.1-f1.3](https://github.com/NanjingForestryUniversity/valveboard/releases/tag/b02-h1.3-p1.1-f1.3)
- 重画了原理图和PCBPCB尺寸减小
- 增大阻容器件封装解决100V耐压风险[issue#1](https://github.com/NanjingForestryUniversity/valveboard/issues/1)
@ -83,12 +86,3 @@ CPLD烧录口为简牛口用USB Blaster烧录的开发软件为Quartus。
- 增加了每一路的标识丝印,南林的徽标
- 重新排列了阀的连接器,方便插拔
- 有需要的线路上增加了开窗,提高载流能力
## 作者
[过奕任](https://github.com/3703781)和丁坤一起设计了电路,画了板子。欢迎提[issue](https://github.com/NanjingForestryUniversity/valveboard/issues)bug随缘解决。
丁坤2019年入学时就被师兄叫去焊接汪学良的阀板后来和过奕任接替师兄做了这个仓库里的阀板。丁坤已经毕业但也很乐意解答关于板子的所有问题。丁坤QQ1091546069、丁坤电话17761700156。
过奕任2020年入学目前正打算找其他人接管这个库毕业了就不要找他但永远可以找丁坤。

View File

@ -68,9 +68,6 @@ DS90LV048具有内置终端电阻电路设计和布局布线只需注意匹
![image-20211109201037196](./README.assets/image-20211109201037196.png)
## 作者
[过奕任](https://github.com/3703781)、丁坤。老阀板的协议不明确(其实就没有协议,逆向工程后改进出来的这份协议),所以就大概描述了一下协议相关信息。欢迎提[issue](https://github.com/NanjingForestryUniversity/valveboard/issues)bug随缘解决。
过奕任2020年入学目前正打算找其他人接管这个库毕业了就不要找他但永远可以找丁坤。
丁坤2019年入学虽然已经毕业但也很乐意解答关于这份协议的所有问题。丁坤QQ1091546069、丁坤电话17761700156。
**丁坤2019年9月入学、丁坤QQ1091546069、丁坤电话17761700156**,他觉得老阀板的协议不明确(其实就没有协议,逆向工程后改进出来的这份协议),所以就大概描述了一下协议相关信息,无论有没有毕业,都很乐意解答关于这份协议的所有问题

Binary file not shown.